Tugas 8. Register seri dan Paralel

1. Register seri
Register seri adalah sebuah register dimana proses penyimpanan datanya dapat dilakukan secara serial.
Penyimpanan data secara seri dilakukan dengan memasukkan data per bit, misalnya dari
FF paling kiri digeser per bit ke kanan sampai semua FF terisi. Penyimpanan seperti ini
dinamakan "penyimpanan data geser kanan". Penggeseran data ini dikendalikan melalui
sinyal clock.
Gambar 6.1 menyatakan rangkaian penyimpanan data secara seri, yang menggunakan
FF data. Misalkan FF data yang dipilih akan mengambil data ketika sinyal clock mulai
turun (trailing-edge). Pengambilan data terjadi ketika sinyal clock bernilai rendah dan
penahanan data dilakukan ketika sinyal clock bernilai tinggi

 
                                                                      gambar 6.1

        Dalam rangkaian gambar 6.1 terlihat bahwa keluaran dari FF Q3, Q2 dan Q1 merupakan masukan  data  bagi  FF berikutnya.  Berikut  ini  disajikan  sebuah  contoh  bentuk  sinyal yang  dihasilkan  oleh  register  tersebut dalam bentuk diagram waktu .  Dari diagram  tersebut  terlihat  bahwa  data  yang  dimasukkan  ke  FF paling  kiri  digeser  ke kanan secara berkesinambungan dan untuk menyimpan data 4 bit secara seri diperlukan waktu empat kali periode clock-nya. 

  2.  Register Paralel  
Register seri adalah sebuah register yang dapat menyimpan data dimana proses penyimpanan datanya dapat dilakukan secara paralel.

Penyimpanan data secara paralel dapat dipahami sebagai pemasukan data D3, D2, D1, dan D0 berturut-turut ke FF dengan keluaran berturut-turut Q3, Q2, Q1, dan Q0, secara serentak atau bersamaan (lihat gambar 6.3). Misalkan  FF data  yang  digunakan  dalam  rangkaian  ini  akan  mengambil  data  ketika sinyal  clock  berubah  menjadi  tinggi  dan  selama  sinyal  clock  bernilai  tinggi.  Pada  saat sinyal  clock  bernilai  rendah,  keluaran  FF dalam  keadaan  stabil  (menahan).  Dalam hubungan  ini  baik  masukan  seri  maupun  clock  dapat  dipasang  pada  nilai  rendah,sehingga  data  masukan  seri  tidak  mengubah  keluaran. 
 
Cara  kerja  dari  rangkaian penyimpan data secara paralel dapat dijelaskan sebagai berikut:

Ketika  Kendali  Masukan  diberi  nilai  "0",  maka  keluaran  dari  gerbang  G₁₁,  G₁₂, sampai  dengan  G₄₂,  selalu  bernilai  "1".  Ini  berarti  bahwa  sinyal  Preset  dan  sinyal Preclear bernilai "1". Karena Preset dan Preclear dinyatakan aktif rendah, maka FFberfungsi  normal.  Namun  karena  clock  bernilai  nol,  maka  keluaran  FF akan  stabil (mempertahankan nilai semula). Dalam keadaan ini data lama ditahan, dan data baru tidak boleh masuk.   

                                                                       sekian